職位描述：1.負(fù)責(zé)模塊級(jí)結(jié)構(gòu)設(shè)計(jì)；2.負(fù)責(zé)邏輯詳細(xì)方案設(shè)計(jì)及代碼實(shí)現(xiàn)；3.參與芯片的整體架構(gòu)設(shè)計(jì)和算法評(píng)估實(shí)現(xiàn)。基本要求：1.本科及以上學(xué)歷，通信、電子、微電子、計(jì)算機(jī)等相關(guān)專業(yè)；2.有扎實(shí)的Verilog程序設(shè)計(jì)、調(diào)試基礎(chǔ)，RTL編碼和邏輯設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先；3.熟悉xilinx FPGA開(kāi)發(fā)環(huán)境；4.熟悉常用Avalon, AXI等總線協(xié)議；5.熟悉xilinx提供的基本類型的IP核；6.熟悉常用FPGA接口使用，有PCIE，DDR相關(guān)開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先；7.具有優(yōu)良的學(xué)習(xí)能力、良好的英文閱讀能力、優(yōu)良的團(tuán)隊(duì)合作精神。

中科馭數(shù)專注于專用處理器研發(fā)，致力于解決后摩爾定律時(shí)代通用算力不足的核心問(wèn)題, 為智能時(shí)代提供核心芯片和解決方案。創(chuàng)始團(tuán)隊(duì)來(lái)自于中科院計(jì)算所體系結(jié)構(gòu)國(guó)家重點(diǎn)實(shí)驗(yàn)室，目前已布局百余項(xiàng)發(fā)明專利，獲得了多項(xiàng)科技獎(jiǎng)項(xiàng)，是國(guó)家高新技術(shù)企業(yè)。公司創(chuàng)新性地提出了軟件定義加速器技術(shù)（Software Defined Accelerator），自主研發(fā)了KPU（Kernel Processing Unit）芯片架構(gòu)，打造了業(yè)界首顆擁有網(wǎng)絡(luò)數(shù)據(jù)庫(kù)一體化加速功能的DPU芯片和智能網(wǎng)卡系列產(chǎn)品和解決方案。廣泛賦能于金融科技、數(shù)據(jù)中心、電信、物聯(lián)網(wǎng)、互聯(lián)網(wǎng)、混合云等行業(yè)。